LAPORAN PRAKTIKUM ELEKTRONIKA DIGITAL RANGKAIAN LOGIKA KOMBINASI

LAPORAN PRAKTIKUM

ELEKTRONIKA DIGITAL

Percobaan 2

RANGKAIAN LOGIKA KOMBINASI

Pelaksanaan Praktikum

Hari : Senin                 Tanggal : 4 Maret 2019                       Jam : 9-10

(LOGO UNAIR)

Oleh :

Renza Anggieta Maharani Muslim

NIM : 081711333082

Anggota Kelompok :

1.      Asthesia Dhea Cantika           (081711333020)

2.      Sofian Iramanda                     (081711333083)

3.      Wegig Husain Robbiardi        (081711333088)

Dosen Pembimbing     : Winarno, S. Si

LABORATORIUM ELEKTRONIKA

FAKULTAS SAINS DAN TEKNOLOGI

UNIVERSITAS AIRLANGGA

2019

Percobaan 2

Rangkaian Logika Kombinasi

A.    TUJUAN

Mempejalari cara kerja rangkaian logika kombinasi NAND menjadi rangkaian logika dasar NOT, AND, OR, NOR, dan XOR.

B.     DATA PERCOBAAN

1.      NOT GATE

INPUT		OUTPUT
A	B	C	Q
0	0	0	1
1	1	1	0

2.      AND GATE

INPUT		OUTPUT
A	B	C	Q
0	0	1	1
0	1	1	0
1	0	1	0
1	1	0	0

3.      OR GATE

INPUT		OUTPUT
A	B	C	D	Q
0	0	1	1	0
0	1	1	0	0
1	0	0	1	0
1	1	0	0	1

4.      NOR GATE

INPUT		OUTPUT
A	B	C	D	E	Q
0	0	1	1	0	1
0	1	1	0	1	0
1	0	0	1	1	0
1	1	0	0	1	0

5.      XOR GATE

INPUT		OUTPUT
A	B	C	D	E	Q
0	0	1	1	1	0
0	1	1	1	0	1
1	0	1	0	1	1
1	1	0	1	1	0

C.    PEMBAHASAN

Pada praktikum kedua ini yaitu Rangkaian Logika Kombinasi. Tujuannya adalah Mempejalari cara kerja rangkaian logika kombinasi NAND menjadi rangkaian logika dasar NOT, AND, OR, NOR, dan XOR. Rangkaian logika kombinasi merupakan kumpulan gerbang-gerbang logika dengan masukan dan keluaran tertentu. Logika kombinasi merupakan rangkaian logika yang outputnya hanya tergantung pada input-inputnya saja dan tidak tergantung pada keadaan output sebelumnya. Logika kombinasi disebut juga rangkaian logika yang outputnya tidak bergantung pada waktu. Rangkaian kombinasi mempunyai komponen-komponen masukan, rangkaian logika, dan keluaran, tanpa umpan balik.

Dalam praktikum ini, diperlukan IC 7400, Digital Trainer, dan Kabel Penghubung (jumper). Untuk mengetahui cara kerja dari Rangkaian Logika Kombinasi tentu kami harus mengenali IC melalui data book dari IC 7400. Barulah IC tersebut dipasang pada digital trainer. Dan dirangkai sesuai dengan ketentuan

1. 
   Gerbang NOT

Pada percobaan pertama ini untuk mengetahui cara kerja rangkaian logika kombinasi NAND menjadi NOT GATE, yaitu dengan menyusun NOT GATE dari NAND GATE dengan menghubungkan kedua inputnya menjadi satu input. Input A dipasang pada pin 1, sedangkan Input B dipasang pada pin 2. Kemudian pin 4 dan 5 dijumper dan dijumper lagi pada pin 3. Pin 3 ini akan menjadi output C. Untuk output Q dipasang pada pin 6. Dari percobaan ini, ketika input berada pada posisi OFF (0 atau low) output C bernilai 0, sedangkan output Q bernilai 1. Demikian juga sebaliknya ketika input berada pada posisi ON (1 atau high) output C bernilai 1, sedangkan output Q bernilai 0. Dari sini dapat kita ketahui bahwa output Q nilai masukannya selalu berkebalikan dengan nilai keluarannya. Sedangkan output C sama dengan nilai outputnya.

2. 
   Gerbang AND

Selanjutnya untuk rangkaian logika kombinasi NAND menjadi AND GATE, yaitu dengan menyusun dua buah NAND GATE menjadi NOT GATE dan masing-masing digandengkan ke kedua input NAND gate ketiga. Input A diletakkan pada pin 1 sedangkan input B diletakkan pada pin 2. Kemudian pin 4 dan 5 dijumper dan dijumper lagi pada pin 3. Pin 3 ini akan menjadi output C. Lalu menghasilkan output Q pada pin 6. Hasil dari percobaan ini hampir seperti percobaan pertama. Pada output C, keluaran bernilai 1 apabila salah satu masukannya berada pada posisi OFF (0 atau low), dan akan memiliki keluaran 0 apabila kedua masukannya berada pada posisi ON (1 atau high). Sedangkan pada output Q, keluaranya akan bernilai 1 apabila masukan dalam keadaan OFF (0 atau low) keduanya. Dan  keluarannya akan 0 apabila satu ataupun kedua inputnya dalam keadaan ON (1 atau High).

3. 
   Gerbang OR

Selanjutnya untuk rangkaian logika kombinasi NAND menjadi OR GATE yaitu dengan menyusun tiga buah NAND gate, dimana dua buah NAND GATE dirangkai menjadi NOT GATE, dan masing-masing digandengkan ke kedua input NAND gate ketiga. Pin 1 dan pin 2 dijumper menghasilkan input A dan input B merupakan hasil penggabungan pada pin 4 dan pin 5. Lalu pin 3 dihubungkan dengan pin 10 sebagai output C, dan pin 6 dihubungkan dengan pin 9 sebagai output D sedangkan output Q pada pin 8. Dari percobaan ini didapatkan:

1.      Hasil pada output C, keluarannya bernilai 1 apabila kedua input pada posisi OFF (0 atau low) dan/atau input A berada pada posisi OFF (0 atau low). Sedangkan keluarannya akan bernilai 0 apabila kedua input pada posisi ON (1 atau high) dan/atau input A berada pada posisi ON (1 atau high).

2.      Hasil pada output D, keluarannya bernilai 1 apabila kedua input pada posisi OFF (0 atau low) dan/atau input A berada pada posisi ON (1 atau high). Sedangkan keluarannya akan bernilai 0 apabila kedua input pada posisi ON (1 atau high) dan/atau input A berada pada posisi OFF (0 atau low).

3.      Hasil pada output Q, keluarannya bernilai 1 bila salah satu masukan atau kedua masukan dalam posisi ON (1 atau High). Dan akan memberikan keluran 0 apabila kedua masukan dalam posisi OFF (0 atau Low)

4. Gerbang NOR

Kemudian Untuk rangkaian logika kombinasi NAND menjadi NOR GATE, yaitu dengan menyusun empat buah NAND GATE, dimana tiga buah NAND GATE dirangkai menjadi OR GATE, dan satu buah NAND GATE dirangkai menjadi NOT GATE dan dihubungkan ke OR GATE. Pin 1 dan pin 2 dijumper menghasilkan input A dan input B merupakan hasil penggabungan pada pin 4 dan pin 5. Lalu pin 3 dihubungkan dengan pin 10 sebagai output C, dan pin 6 dihubungkan dengan pin 9 sebagai output D sedangkan output Q pada pin 8. Pin 13 dan pin 12 dijumper dan dihubungkan dengan pin 8 menghasilkan output E. Dan menghasilkan output Q pin 11. Hasil dari percobaan ini

1.      Hasil pada output C, keluaran bernilai 1 apabila salah satu masukannya berada pada posisi OFF (0 atau low), dan akan memiliki keluaran 0 apabila kedua masukannya berada pada posisi ON (1 atau high). (NAND GATE)

2.      Hasil pada output D, keluarannya bernilai 1 apabila kedua input pada posisi OFF (0 atau low) dan/atau input A berada pada posisi ON (1 atau high). Sedangkan keluarannya akan bernilai 0 apabila kedua input pada posisi ON (1 atau high) dan/atau input A berada pada posisi OFF (0 atau low).

3.      Hasil pada output E, keluarannya memberikan keluaran 1 bila salah satu masukan atau kedua masukan dalam posisi ON (1 atau High). Dan akan memberikan keluran 0 apabila kedua masukan dalam posisi OFF (0 atau Low) (OR GATE)

4.      Hasil pada output Q akan 1 apabila masukan dalam keadaan OFF (0 atau low) keduanya. Namun keluarannya akan 0 apabila satu ataupun kedua inputnya dalam keadaan ON (1 atau High). (NOR GATE)

5. Gerbang XOR

Yang terakhir yaitu untuk rangkaian logika kombinasi NAND menjadi XOR GATE. XOR GATE dapat disusun dari empat buah NAND GATE. Pin 1 dijumper dengan pin 11 menghasilkan input A dan pin 2 dijumper dengan pin 10 menghasilkan input B. Untuk menghasilkan input C, pin 5 dan pin 9 dijumper kemudian pin 11 dijumper dengan pin 5. Pin 6 dan pin 12 dihubungkan untuk menghasilkan input D. Pin 8 dan pin 13 dihubungkan untuk menghasilkan input E. Output D berada pada pin 12 dan output E beraada pada pin 13 serta output Q pada pin 11. Hasil dari percobaan ini:

1.      Hasil pada output C, keluarannya bernilai 1 apabila kedua input pada posisi OFF (0 atau low) dan/atau input A berada pada posisi OFF (0 atau low). Sedangkan keluarannya akan bernilai 0 apabila kedua input pada posisi ON (1 atau high) dan/atau input A berada pada posisi ON (1 atau high).

2.      Hasil pada output D, keluarannya bernilai 1 apabila kedua input pada posisi yang sama (OFF dan ON) dan/atau input A berada pada posisi OFF (0 atau low). Sedangkan keluarannya akan bernilai 0 apabila input A berada pada posisi ON (1 atau high).

3.      Hasil pada output E, keluarannya bernilai 1 apabila kedua input pada posisi yang sama (OFF dan ON) dan/atau input A berada pada posisi ON (1 atau high). Sedangkan keluarannya akan bernilai 0 apabila input A berada pada posisi OFF (0 atau low).

4.      Hasil pada output Q keluarannya bernilai 1 hanya bila ke dua masukannya berbeda dan keluarannya 0 apabila ke dua masukannya sama. (XOR GATE)

D.    KESIMPULAN

Berdasarkan hasil pengamatan yang diperoleh, maka dapat disimpulkan bahwa :

1.      Cara kerja rangkaian logika kombinasi NAND menjadi NOT GATE, yaitu dengan menyusun NOT GATE dari NAND GATE dengan menghubungkan kedua inputnya menjadi satu input

2.      Cara kerja rangkaian logika kombinasi NAND menjadi AND GATE, yaitu dengan menyusun dua buah NAND GATE menjadi NOT GATE dan masing-masing digandengkan ke kedua input NAND gate ketiga.

3.      Cara kerja rangkaian logika kombinasi NAND menjadi OR GATE yaitu dengan menyusun tiga buah NAND gate, dimana dua buah NAND GATE dirangkai menjadi NOT GATE, dan masing-masing digandengkan ke kedua input NAND gate ketiga.

4.      Cara kerja rangkaian logika kombinasi NAND menjadi NOR GATE, yaitu dengan menyusun empat buah NAND GATE, dimana tiga buah NAND GATE dirangkai menjadi OR GATE, dan satu buah NAND GATE dirangkai menjadi NOT GATE dan dihubungkan ke OR GATE

5.      Cara kerja rangkaian logika kombinasi NAND menjadi XOR GATE. XOR GATE dapat disusun dari empat buah NAND GATE.

E.     DAFTAR PUSTAKA

Muchlas. 2005. Rangkaian Digital. Yogyakarta. Gaya Media.

Samuel C. Lee. 1976. Rangkaian Digital dan Rancangan Logika.

Jakarta. Erlangga.

Satria Wibawa, I Made. Adhi Kusuma, Bagus Prasada. 2013.  Penuntun

Praktikum Elektronika II. Denpasar: Laboratorium Elektronika,

Jurusan Fisika, Fakultas MIPA Universitas Udayana Bali.